Investigação, Desenvolvimento e Inovação · Em Execução

I&D em ASICs de front-end com TDCs e ADCs de alto desempenho

PETSYS ELECTRONICS - MEDICAL PET DETECTORS, S.A.

Fundo aprovado
237 544,74 €
Fundo executado
0,00 €
Fundo pago
23 754,47 €

Esta ficha organiza os campos que o Portugal 2030 publica sobre a operação: financiamento aprovado, execução administrativa, enquadramento e território. O mérito da candidatura e os resultados no terreno não constam desta fonte.

LISBOA2030-FEDER-03030900

O QUE FOI APRESENTADO

Finalidade da operação

Objetivos de I&D de base: A. Desenvolvimento de Conversores: 1. Desenvolvimento de TDCs (Time to Digital Converter) baseados na associação de TACs (Time to Amplitude Converter) e ADCs, com resolução temporal inferior a 5 ps rms. 2. Desenvolvimento dum QDC (Charge to Digital Converter) baseado num integrador de carga associado a um SAR ADC de 10 bits, com sensibilidade para o sinal de um único fotão (SNR >10) e com linearidade (INL) inferior a 1% em toda a gama dinâmica. B. Desenvolvimento de Circuitos Front-end: 1. Implementação de técnicas de filtragem de impulsos para mitigar a degradação da resolução temporal causada por dark counts (DCR) e sobreposição de pulsos (pile-up). 2. Desenvolvimento de integrador contínuo para alisamento de formas de onda de cintiladores com tempos de…

Ler a descrição publicada na íntegra

Objetivos de I&D de base: A. Desenvolvimento de Conversores: 1. Desenvolvimento de TDCs (Time to Digital Converter) baseados na associação de TACs (Time to Amplitude Converter) e ADCs, com resolução temporal inferior a 5 ps rms. 2. Desenvolvimento dum QDC (Charge to Digital Converter) baseado num integrador de carga associado a um SAR ADC de 10 bits, com sensibilidade para o sinal de um único fotão (SNR >10) e com linearidade (INL) inferior a 1% em toda a gama dinâmica. B. Desenvolvimento de Circuitos Front-end: 1. Implementação de técnicas de filtragem de impulsos para mitigar a degradação da resolução temporal causada por dark counts (DCR) e sobreposição de pulsos (pile-up). 2. Desenvolvimento de integrador contínuo para alisamento de formas de onda de cintiladores com tempos de decaimento longos e baixos rendimentos de luz. 3. Implementação de circuito de estabilização automática da linha de base (baseline) dos amplificadores e discriminadores. 4. Desenvolvimento de comparadores de modo corrente, configuráveis conforme a aplicação. 5. O conjunto destas inovações deverá conduzir à criação de circuitos de front-end otimizados para sinais rápidos de SiPMs, com resolução temporal < 5 ps rms e consumo inferior a 5 mW por canal, constituindo um dos principais objetivos da investigação. C. Desenvolvimento de Circuitos de Sistema: 1. Implementação de canais auxiliares para soma analógica configurável de múltiplos canais, permitindo suporte a aplicações como light-sharing PET ou calorimetria 4D/5D. 2. Desenvolvimento de recursos avançados de trigger, permitindo a leitura seletiva de grupos de canais baseada na energia detetada num único canal. Objetivos de Integração no ASIC: A. Estrutura de Canal: Cada canal deverá integrar dois pré-amplificadores (para sinais positivos e negativos), dois pós-amplificadores, três discriminadores de leading-edge, dois conversores TAC, um conversor QAC, um ADC SAR de 10 bits e lógica local de controlo. B. Processamento de Sinal: O circuito deverá operar inteiramente no domínio da corrente, evitando a conversão corrente-tensão tradicional, para maximizar a largura de banda e robustez contra variações de processo e capacitâncias parasitas. C. Integração e Capacidade: O ASIC deverá integrar 64 canais, 4 canais auxiliares de soma, e todos os blocos de serviço (geradores de tensão/corrente, DACs, lógica de configuração e controlo). D. Performance: O circuito deverá suportar taxas de eventos analógicos superiores a 500 kHz por canal e taxas de transmissão digital superiores a 3.0 Gb/s. Objetivos de Prototipagem e Avaliação: A. Produção: • Fabrico de amostras protótipo do ASIC através de um engineering run na fundição TSMC (Taiwan). B. Encapsulamento e Integração: • Encapsulamento dos chips em formato BGA. • Integração em placas eletrónicas de teste desenvolvidas especificamente para esta finalidade, com interface para sensores SiPM e sistemas de aquisição de dados. C. Demonstração de Performance: • Demonstração da capacidade de resolução temporal em aplicações PET, visando CTR < 25 ps FWHM, bem como de todos os outros parâmteros de desempenho do ASIC. D. Robustez e Fiabilidade: • Avaliação da robustez do ASIC e do processo de fabrico, através de testes com um número estatisticamente representativo de amostras, incluindo a determinação da fiabilidade (MTBF – Mean Time Between Failures) por meio de ensaios em câmara climática. E. Validação em sistema: • Validação do ASIC integrado em sistema, em ambiente operacional representativo, visando Technology Readiness Level TRL7. Objectivos de penetração no mercado: A. Kit de Avaliação • Desenvolvimento de um Kit de Avaliação do ASIC, a disponibilizar para demonstrações e testes pelos clientes. • Colaboração ativa com potenciais clientes estratégicos na avaliação e otimização do desempenho do ASIC para diversas aplicações. B. Documentação • Preparação da documentação técnica completa, incluindo o datasheet do ASIC e o manual de utilização do Kit de Avaliação, garantindo uma introdução facilitada e eficiente do produto no mercado. C. Divulgação • Participação com expositores em conferências internacionais e outros eventos técnico-científicos relevantes. • Desenvolvimento de campanhas de marketing direcionadas, incluindo ações promocionais, produção de materiais digitais, e contacto direto com os mercados-alvo nos setores da medicina nuclear e da física de partículas.

PROGRAMA E OBJETIVOS

Como a operação está enquadrada

Programa
Programa Regional de Lisboa
Fundo
Fundo Europeu de Desenvolvimento Regional
Objetivo estratégico
+ Inteligente
Objetivo específico
Reforçar a investigação, inovação e adoção de tecnologias avançadas.
Área temática
Investigação, Desenvolvimento e Inovação
Atividade económica
Fabricação de componentes electrónicos
Modalidade
Subvenção
Taxa de cofinanciamento
40%

ONDE

Distribuição territorial publicada

OeirasÁrea Metropolitana de Lisboa · Área Metropolitana de Lisboa
100% da localização

Localização observada no ficheiro de 31 de agosto de 2026.

QUANDO

Calendário publicado

Início previsto
1 de julho de 2025
Início efetivo
30 de junho de 2026
Conclusão prevista
30 de junho de 2027
Conclusão efetiva
Não indicada

PROVENIÊNCIA

Fonte oficial e datas de corte

Operação e valores: 31 de agosto de 2026. Localização: 31 de agosto de 2026.

Consultar o portal oficial Portugal 2030 ↗Capturas validadas por SHA-256; fonte verificada em 21 de setembro de 2026.
I&D em ASICs de front-end com TDCs e ADCs de alto desempenho | Impacto Público